Door gebruik te maken van een set latch / reset-netwerken wordt het mogelijk om een logica in een voorwaartse volgorde te laten bewegen, door een gegeven set uitgangen HOOG in te schakelen als reactie op een wisselende ingangsklok. En zodra de maximale limiet is bereikt, beginnen de ingangsklokken af te sluiten of de reeks in omgekeerde volgorde terug te trekken.

De opeenvolging van omhoog en omlaag wordt dus bestuurd door een enkel oscillerend ingangskloksignaal.

“digitaal naar analoog convertercircuits ”

Het proces kan ook als volgt worden uitgelegd:

Als reactie op een toegepaste schakelklok begint het circuit HIGH logica toe te voegen aan de uitgangen in een oplopende volgorde en zodra de maximale limiet is bereikt, begint het de HIGH af te trekken van de uitgang door ze in de tegenovergestelde volgorde LAAG te maken, in reactie op de toegepaste kloksignalen.

Hier worden slechts 4 uitgangen weergegeven sinds de IC 4043 heeft slechts 4 paar set / reset-latches , desalniettemin zou het aantal mogelijk kunnen worden verhoogd door de IC 4017 in cascade te plaatsen en door nog een 4043 IC toe te voegen aan de bestaande. Dit zou ons in staat stellen om 8 nummerreeksen set / reset of 8 paar up / down outputs te krijgen.

Toepassing

Deze schakeling kan erg handig zijn voor het besturen van een bepaalde parameter, zodat elke verdere verhoging van de parameter wordt verhinderd zodra de maximale limiet wordt overschreden, en omgekeerd wordt het proces hersteld en gestart wanneer de limiet weer binnen het bereik komt.

Het kan bijvoorbeeld worden toegepast in kleine liften om slechts 3 mensen in de lift te laten komen, zodra deze limiet overschrijdt, wordt de lift geblokkeerd om te starten, maar zodra de limiet is hersteld, mag de lift bewegen.

Hoe deze UP / DOWN-sequencer werkt

Deze schakeling is oorspronkelijk gemaakt om voedingen in volgorde op te starten en vervolgens in omgekeerde volgorde voor een tweede keer uit te schakelen. Deze functie kan vaak handig zijn bij het sleutelen aan apparatuur en circuits waar stroom moet worden aangewend en uitgeschakeld in een specifieke volgorde.

Het belangrijkste deel van het circuit is de werkpaard IC 4017 CMOS decadenteller. Uitgangen Q1 t / m Q4 zijn gewend om serieel vergrendelingen vast te stellen in de volgorde 1-2-3-4, waarna het tellen wordt gestopt. Door op schakelaar S1 te drukken, kan het tellen doorgaan, en nu worden de telleruitgangen Q5 tot Q8 toegepast om de grendels in de tegenovergestelde volgorde te resetten, dus in de volgorde 4-3-2-1. De laatste uitgang, Q9, wordt gebruikt om de teller te stoppen.

Zodra de stroom wordt ingeschakeld, zetten C2 en R2 de teller eerst in de reset-positie. Zodra de voedingsspanning stabiel wordt, wordt het resetsignaal uiteindelijk laag, waardoor de 4017 kan beginnen met tellen bij het 1-Hz kloksignaal dat wordt verkregen via een oscillator bestaande uit IC1d, R3 en C3.

De output pinnen van IC 4017 worden achtereenvolgens geactiveerd met elke stijgende flank van de klokpuls, maar als de volgende klokpuls arriveert, wordt de laatste uitgang uitgeschakeld.

De grendels in de quad RS-latch type 4043 maken het mogelijk dat de uitgangen geactiveerd blijven. IC2 stopt met tellen bij Q4 vanwege IC1b die het klokactiveringssignaal op pin 13 tot en met IC1a verwijdert.

Om de 4017 door te laten tellen en dus de uitgangen uit te schakelen, moet S1 worden ingedrukt, waardoor de klok op pin 13 weer wordt geactiveerd.

Telleruitgangen Q5 tot Q8 zijn verbonden met de reset-ingangen van de latches, dus als de IC2-reeks naar beneden beweegt, worden de latches in de omgekeerde richting gereset. Het telproces wordt uiteindelijk stopgezet bij Q9 door IC lc, die weer het klokactiveringssignaal wegneemt.
Hoge waarde, lage stroom pull-up weerstanden (R4-R7) worden gebruikt op de vergrendelde ‘reset'-ingangen om ongedefinieerde startsituaties te vermijden.